IC Failure Analysis
글쓴이 관리자 (IP: *.118.114.2) 작성일 2017-07-11 16:57 조회수 4,471

집적 회로가 점점 더 복잡해지고 밀도가 높게 포장되면서 IC 제조업체가 더 향상된 장치 불량 분석 기술을  

개발하는 것이 중요해졌습니다.
Logitech은 이러한 필요성을 인지하고 전체 웨이퍼 혹은 단일 IC에서 결함 highlighting과 분석의 목적을

위해 두 가지 구별되는 프로세스를 개발했습니다.
Logitech 기술을 사용해 성공적으로 위치를 찾아낼 수 있는 불량은 다음을 포함합니다:


- EOS (Electrical Over Stress)로 인한 Bond wire snapping
- 부적절한 결합(bonding)으로 인한 bond wires 변형
- 결합 패드(bonding pad)-bond wire 접합부 crack
- EOS, ESD (Electro Static Discharge)로 인한 금속화 손상, 부식.
- 금속 이온에 의한 작은 언덕(Hillock) 형성
- 불순물, ESD 손상으로 이한 산화 층 결함, 에칭 과정으로 인한 구멍(pin-hole)
- 광석(crystal) 결함 등 bulk 반도체 재료의 결함
- 디자인 및 구성 결함, 층들의 배열 불량, 기하학적 결함
- 개회로(open-circuit)로 이어지는 납 본체 인터페이스 부위 crack  

 




 

 


번호 제목 작성자 작성일 조회수
14 14 IC Failure Analysis
  • 관리자
  • 17-07-11
  • 조회 : 4,472
관리자 17-07-11 4,472
13 13 Tooth Thin Section Preparation
  • 관리자
  • 17-07-11
  • 조회 : 3,635
관리자 17-07-11 3,635
12 12 Dense Wavelength-Division Multi-plexing
  • 관리자
  • 17-07-11
  • 조회 : 19,686
관리자 17-07-11 19,686
11 11 Polishing Silicon Carbide Substrates
  • 관리자
  • 17-07-11
  • 조회 : 4,746
관리자 17-07-11 4,746
10 10 Delayering and Planarisation
  • 관리자
  • 17-07-11
  • 조회 : 2,539
관리자 17-07-11 2,539
9 9 Delayering and Planarisation
  • 관리자
  • 17-07-11
  • 조회 : 6,200
관리자 17-07-11 6,200
8 8 사파이어 웨이퍼 Backthinning
  • 관리자
  • 17-07-11
  • 조회 : 3,289
관리자 17-07-11 3,289
7 7 CVD 다이아몬드 가공
  • 관리자
  • 17-07-11
  • 조회 : 2,615
관리자 17-07-11 2,615
6 6 Polishing Fibre Arrays
  • 관리자
  • 17-07-11
  • 조회 : 2,509
관리자 17-07-11 2,509
5 5 콘크리트 Thin Section 생산
  • 관리자
  • 17-07-11
  • 조회 : 2,742
관리자 17-07-11 2,742
1 2  >>

PARTNER